TECHNICAL SCIENCES

УДК 621.382.8 : 658.512.2.011.5

СХЕМОТЕХНИЧЕСКАЯ МОДЕЛЬ МЕМРИСТОРА В САПР САДЕЛСЕ

¹Коноплев Б.Г., ¹Ковалев А.В., ¹Кальсков В.В., ¹Лукьяненко Е.Б., ¹Кальсков А.В., ²Комаров И.А.

¹ФГАОУ ВПО «Южный федеральный университет», Ростов-на-Дону, e-mail:andr@fep.tti.sfedu.ru; ²ФГБОУ ВПО «Национальный исследовательский университет «МИЭТ», Москва, e-mail:andr@fep.tti.sfedu.ru

Для моделирования мемристоров, применяемых в качестве элементов оперативной памяти, разработана схемотехническая модель, которую можно использовать в средствах проектирования сверхбольших интегральных схем (СБИС), таких как система автоматизированного проектирования (САПР) Cadence. Предложенная модель предназначена для использовании в САПР при проектировании элементов и блоков энергонезависимой памяти на базе мемристоров. Функциональные блоки модели разработаны на языке Spectre. Отличие ее от аналогов заключается в механизме преобразования промежуточной величины, отвечающей за эффект памяти, в сопротивление мемристора, что отражено в приводимом авторами выражении. Кроме того, введенные пороги ограничения позволяют многократно перепрограммировать элементы памяти, построенные на основе разработанной модели. Исследованы особенности функционирования мемристора в граничных состояниях. На модели получена вольт-амперная характеристика мемристора.

Ключевые слова: мемристор, схемотехническая модель, элемент памяти

SCHEMATIC MODEL OF MEMRISTOR FOR CADENCE SYSTEM

¹Konoplev B.G., ¹Kovalev A.V., ¹Kalskov V.V., ¹Lukyanenko E.B., ¹Kalskov A.V., ²Komarov I.A.

¹Southern Federal University, Rostov-on-Don, e-mail: andr@fep.tti.sfedu.ru; ²National Research University «MIEE», Moscow, e-mail: andr@fep.tti.sfedu.ru

For modeling memristors used as elements of memory, designed circuitry model that can be used in a design tool VLSI circuits, such as computer-aided design (CAD) Cadence. The proposed model is designed for use in CAD for design elements and blocks of non-volatile memory based on memristors. The function blocks are designed in a model language Spectre. Unlike its counterparts of the mechanism is to convert the intermediate value corresponding to a memory effect in the resistance of the memristor, which is reflected in the reducible sponsored expression. In addition, the thresholds imposed restrictions allow repeatedly reprogram the memory elements that are based on the developed model. The features of the functioning of the memristor in the boundary conditions. On the model obtained current-voltage characteristic of the memristor.

Keywords: memristor, schematic model, memory element

В начале 1970-х годов была предложена концепция использования в электрических цепях нового пассивного элемента - мемристора [2]. Исследователи из лаборатории HP Labs в 2008 году создали работающий прототип мемристора [5], главной отличительной особенностью которого является то, что он может сохранять свое состояние (сопротивление) при отсутствии питания. Применение мемристоров в вычислительных системах делает возможным улучшение показателей их энергоэффективности, а также позволяет создавать надежные и высокоинтегрированные аналоговые компьютеры, многоуровневуюлогикуи нейронные системы.

Мемристор представляет собой структуру металл-диэлектрик-металл, в которой в качестве диэлектрика обычно используется тонкая пленка диоксида титана (TiO₂) [5]. Изменение сопротивления при прохождении тока через мемристор в большей мере связано с модуляцией ионной проводимости, которая обусловлена перемещением вакансий кислорода в диэлектрике [4]. С уменьшением топологических размеров мемристоров эффект мемризистивности и нелинейность величин дрейфа носителей заряда проявляется сильнее, поэтому для моделирования и проектирования микросхем на основе мемристоров необходимо как можно точнее учитывать параметры изменения мемризистивности в схемных моделях компонентов.

На рис. 1 представлена схемотехническая модель мемристора [1].



Рис. 1. Эквивалентная схема мемристора из [1]

Ток I_{mem} , проходящий через R_{off} (эквивалентное сопротивление мемристора при толщине обедненной кислородом области *w*, равной 0), оказывает влияние на генератор тока *Gx*, который будет создавать ток, численно равный:

$$kI_{max}f(V(x)), \tag{1}$$

где x – отношение толщины обедненной области (насыщенной вакансиями кислорода) *w* к общей толщине слоя диоксида титана $L (x \in (0,1)); V(x)$ – функция, возвращающая численное значение *x* в вольтах.

Коэффициент *k* из формулы (1) определяется с помощью заданных технологических параметров:

$$k = \frac{\mu_v R_{on}}{L^2},\tag{2}$$

где μ_{v} – подвижность носителей заряда; R_{on} – эквивалентное сопротивление мемристора при толщине обедненной кислородом области *w* равной *L* (т.е. в открытом состоянии).

Функция f(x) в (1) выполняет корректировку нелинейности дрейфа примеси и рассчитывается по формуле [3]:

$$f(x) = 1 - (2x - 1)^{2p}, \qquad (3)$$

где p — положительный корректирующий коэффициент, $p \in [1, \infty)$.

Корректирующая функция f(x) принимает значения от 0 до 1 (рис. 2), причем в крайних точках она равна 0.

На рис. 1 конденсатор *Сх* выполняет роль интегратора тока генератора *Gx*.

Параметр x также оказывает влияние на источник напряжения, численное значение напряжения которого (E_{mem}) рассчитывается по формуле:

$$-\Delta RV(x),$$
 (4)



Рис. 2. Семейство графиков функции f(x)

К недостатку описанной модели можно отнести невозможность многократно

изменять сопротивление мемристора, т.е. при граничных значениях функции f(x) = 0, мемристор уже не может изменить свое состояние (модель подходит для описания элементов с однократной записью) [1].

Для моделирования мемристоров, применяемых в качестве элементов оперативной памяти, необходима приближенная к реальности функциональная модель, которую можно будет использовать в средствах проектирования СБИС, таких как САПР Cadence.

Авторами предлагается схемотехническая модель, учитывающая особенности функционирования мемристора в качестве элемента памяти. Структурная схема представлена на рис. 3.



Рис. 3. Структурная схема модели мемристора

Основными блоками схемы являются (номера соответствуют обозначениям на рисунке):

1) сенсор тока мемристора (A);

2) блок управления сопротивлением мемристора (БУСМ);

3) умножитель;

4) блок управления порогами ограничения (БУПО);

интегратор;

6) функциональный блок (функция f(x));

7) константа, отражающая физико-топологические свойства мемристора (*k*).

Для реализации и использования предложенной схемотехнической модели мемристора в САПР Cadence были разработаны следующие функциональные блоки:

• источник напряжения, контролируемый напряжением (vcvs);

• умножитель (mult);

сумматор (sum);

• усилитель с ограничением (amp);

• функциональный блок (func);

• источник тока, контролируемый напряжением (vccs).

Модель мемристора в виде схемы из функциональных блоков, описанных на язы-

ке Spectre (САПР Cadence), и стандартных компонентов схемного редактора Cadence Schematic Composer показана на рис. 4.

На представленной схеме (см. рис. 4) резистор R2, сопротивление которого принято равным 1 Ом, и сумматор (блок sum1) преобразуют численное значение тока мемристора в то же значение напряжения. Далее блок mult1 умножает ток мемристора (теперь в виде уровня напряжения) на коэффициент k (физико-топологический параметр), численно равный напряжению источника vdc1. Затем, блок mult2 умножает полученный результат на значение функции f(x) (блок func).



Рис. 4. Схемотехническая модель мемристора в САПР Cadence

Источник тока, управляемый напряжением vccs, преобразует выходное напряжение блока sum4 (из блока БУПО) в ток с коэффициентом преобразования, равным 1. На конденсаторе C1 этот ток интегрируется и поступает на блок умножения mult3 и блок func (для расчета функции f(x)). Напряжение на C1 численно равно значению параметра x.

В БУПО входят сумматоры (sum3, sum4, sum6) и усилители-ограничители sum5. (amp2, amp3), которые обеспечивают поддержание значений х в пределах от 0,001 до 0,999 за счет ограничительных элементов (amp2, amp3). Для выполнения функции ограничения в БУПО значения источников напряжения vdc2 и vdc3 выставляются равными 0,999В и 0,001В соответственно. Благодаря этому значение функции f(x) никогда не будет равно 0 и 1. В противном случае по достижении аргументом х крайних значений ($x = [0] \lor x = [1]$) мемристор перестает управляться, так как функция f(x) (см. рис. 2) в этих точках имеет значение 0 и при умножении (в блоке mult2) результирующее напряжение будет равно нулю. Другими словами, наличие ограничивающих элементов позволяет многократно изменять состояние мемристора.

Блок БУСМ состоит из сумматора (sum2), усилителя (amp1, коэффициент 0,98), умножителя (mult3) и источника напряжения, управляемого напряжением (vcvs).

Напряжение на терминалах мемристора равно (выход sum2):

$$U_{mem} = U(A) - U(B).$$
(5)

На выходе умножителя mult3 напряжение равно

$$e1 = 0,98 \cdot U_{mem} \cdot x.$$
 (6)

Напряжение на выходе блока vcvs сокращает диапазон изменения напряжения, приложенного к резистору *R*1, и соответственно ток, протекающий через этот резистор, будет равен:

$$I_{mem} = \frac{U_{mem} - e1}{R1} = \frac{U_{mem} \left(1 - 0.98 \, x\right)}{R1}.$$
 (7)

Из формулы (7) общее сопротивление мемристора равно:

$$R_{mem} = \frac{U_{mem}}{I_{mem}} = \frac{R1}{1 - 0.98 \, x}.$$
 (8)

коэффициентом усиления Варьируя усилителя amp1, можно изменять сопротивление мемристора в выключенном состоянии. Во включенном состоянии $R_{mem} = R1$.

Конденсатор С1 используется в качестве элемента памяти. При снятии напряжения со входов А и В мемристора на данном конденсаторе будет сохранен заряд, который и будет определять сопротивление мемристора. Также конденсатор отражает динамические характеристики мемристора. Чем выше его емкость, тем большее время необходимо для переклю-

чения мемристора из одного состояния в другое. В схеме емкость С1 принята равной 1 мкФ.

Резистор R3 (1 ГОм) необходим для корректной работы системы моделирования и вносит поправки в динамические свойства мемристора.

Таким образом, разработанная схемотехническая модель отличается от приведенной на рис. 1 схемы механизмом преобразования величины х в сопротивление мемристора и реализуется выражением (8). Кроме того, введенные пороги ограничения позволяют многократно перепрограммировать элементы памяти, построенные на основе разработанной модели.

Результаты моделирования мемристора представлены на рис. 5.



Рис. 5. Результаты моделирования схемы мемристора в САПР Cadence: а – временная диаграмма работы мемристора (диаграмма V показывает напряжение U_{mem}, диаграмма A – ток I_{mem} , диаграмма R – сопротивление R_{mem} , рассчитанное по (8)); б – гистерезис вольт-амперной характеристики

Из диаграммы напряжения (рис. 5,а) видно, что при подаче на мемристор напряжения $U_{mem} = 2$ В, мемристор переходит в состояние с высоким сопротивлением (уровень 100 кОм на диаграмме R). При подаче напряжения -2 В мемристор переключается в состояние с низким сопротивлением (уровень приблизительно 10 Ом на диаграмме R).

Разработанная модель может быть использована при проектировании интегральных схем, использующих мемристоры.

Работа выполнена при финансовой поддержке Министерства образования и науки Российской Федерации (гос. соглашение № 14.А18.21.0107) в рамках ФЦП «Научные и научно-педагогические кадры инновационной России» на 2009–2013 годы.

Список литературы

1. Biolek Z., Biolek D., Biolková V. SPICE model of memristor with nonlinear dopant drift // Radioengineering, 18 (2009), no. 2, pp. 210–214. 2. Chua L.O. Memristor-the missing circuit element //

IEEE Trans. Circuit Theory, CT-18 (1971), no. 5, pp. 507–519. 3. Joglekar Y.N., Wolf S.J. The elusive memristor: properties of basic electrical circuits // Eur.J. Phys., 30 (2009), pp. 661-675.

ФУНДАМЕНТАЛЬНЫЕ ИССЛЕДОВАНИЯ

4. Savel'ev S.E., Alexandrov A.S., Bratkovsky A.M., Stanley Williams R. Molecular dynamics simulations of oxide memory resistors (memristors) // arXiv.org, arXiv:1010.5656v1 [cond-mat.mes-hall] (2010), 15 p. 5. Strukov D.B., Snider G.S., Stewart D.R., Williams R.S.

The missing memristor found // Nature, 453 (2008), pp. 80-83.

References

1. Biolek Z., Biolek D., Biolková V. SPICE model of memristor with nonlinear dopant drift // Radioengineering, 18 (2009),

a. 2, pp. 210–214.
b. Chua L.O. Memristor-the missing circuit element // IEEE Trans. Circuit Theory, CT-18 (1971), no. 5, pp. 507–519.
b. Joglekar Y.N., Wolf S.J. The elusive memristor: prop-tage of the statement of

erties of basic electrical circuits // Eur.J. Phys., 30 (2009), pp. 661-675.

Alexandrov A.S., Bratkovsky A.M., 4. Savel'ev S.E., Stanley Williams R. Molecular dynamics simulations of oxide memory resistors (memristors) // arXiv.org, arXiv:1010.5656v1 [cond-mat.mes-hall] (2010), 15 p. 5. Strukov D.B., Snider G.S., Stewart D.R., Williams R.S.

The missing memristor found // Nature, 453 (2008), pp. 80-83.

Рецензенты:

Агеев О.А., д.т.н., профессор, директор Научно-образовательного центра «Нанотехнологии» Южного федерального университета, г. Таганрог;

Рындин Е.А., д.т.н., профессор, ведущий научный сотрудник Южного научного центра Российской академии наук (ЮНЦ РАН), г. Ростов-на-Дон.

Работа поступила в редакцию 16.10.2012.